抽象性
通过应用氧化物侧侧空间器技术对闭合Si体生成完全耗竭的硅对流NMOSFET,我们展示设备性能提高,这解决了单片超丁需求沿西体侧墙出现阻塞会大大降低排水偏差对通道的影响FDSOI建议结构在排水驱动屏障下调(DIBL)、开关电流比、子阈值滚动和阈电压滚动方面优于常规FDSOI新的FDSOI结构实际上显示行为类似于超薄体SOI,但没有超薄膜相关缺陷和技术挑战,因为厚西体允许降低自热敏感度,从而提高热稳定性
开工导 言
半导体科学驱动器正在快速技术开发[快速、可靠和廉价芯片市场一号..但这些新技术中有许多受到不良副作用的影响。CMOS大宗辅助金属氧化半导体网门长度下降等短道效果,如排水诱阻下拉和阈值电压 开机大赛成为大问题,因为S/D渗透开始限制门控制通道的能力同时,由于Si基调和S/D区域之间存在PN接合点,大型接合点渗漏流防止低备用电源应用使用缩放晶体管此外,晶体管寄生电容可能强烈地影响CMOS设备特征2-4..因此,超大规模集成电路使用平面技术更具挑战性。
最近,二元机技术显示对纳米CMOS升级有希望与其大宗Si对口相比,SOI提供减容量和低OF state渗漏流 主要是因为i活动层下有埋氧化物层5..可归结为BX可视之为减少排水电场的“阻塞层”。同时,由于活动区完全隔离,避免经典CMOS设备接合问题
SOI技术的好处并非没有关联问题SOI局部耗竭晶体管无法提高未来子-45nm半导体装置性能,因为PDSOIMOSFET相对于Si层厚度的电气性能证明厚西胶片很难减少DIBL6..完全耗竭超薄体SOIMOSFET能够改善短道特征,但受高S/D序列阻抗,因为半导Si同时,当门到源超压时 自热效果导致UTBSOIMOSFET负增导因此,SOI设备可靠性将因这些问题而退化[7-11..
前几次研究显示FDSOIMOSFET带聚氧化物可替换UTBSOI结构12-14..BFDSOI和UTBSOI设备参数未优化BFDSOI或UTBSOI都没有显示高排水量 )装配自闭自来自来自来自来自来空间技术的Si机时,本文展示出完全耗竭的二元机NMOSFET提高设备性能,不使用超丁硅膜并优化设备参数增强电流驱动
论文组织如下:设备结构及其对应模拟见节描述2.内段3电子特征对比FDSOI-FETs和FDSOI-FET、UTBSOI-FET和高S/DUTSOI-FET4.
二叉设备结构模拟
ISE-TCAD用于设计和模拟薄S/D和停机S/DbDSOI-FETs图显示处理bFDSOI关键步骤一号.第一,Si体用e-bem模式化(见图图)。一号薄S/DbFSOI-FET使用化学蒸发沉降层封存60纳米二氧化物沉积氧化层后刻回编组成Si体侧墙空间器(见图二)。一号B-1))多层Si(5nm厚)后沉入活动层(见图二)。一号C-1))s/DbDSOI-FET悬浮下沉并嵌回组成Si体侧墙空间器一号B2))下一步多西沉积并平面化化学机械打扫Poly-Si(5nm厚)后重置组成活动区一号C2))两种bFDSOI-FETs均使用KeV二氟化2通道嵌入1.15x1012m2级后继快速热退正因如此 值 确定两个设备之后,1.4纳米厚氧化物生长并沉积50纳米厚多西层门建图后,一层硝化下10nm氧化物沉入嵌入屏层s/D区bFDSOI-FETs安装砷离子14m2级离子移植能14KeV结果是确定源/排水阻抗两种设备在排水流中起着重要作用。第二侧墙空间器后由干嵌入组成接触编组后,bFDSOI-FETs实现
本文中有些技术类“tricks”,如S/D扩展植入式15,非对称光环16反向通道剖面17sOI-FETs使用时没有使用,因为这项工作的目的是强调块化氧化对减少单片计算器的重要性设备参数列表如下薄S/D和缓存S/DbDSOI-FETs典型Si体厚值 和多西通道厚度 3 m和5m分别为30m和5m并设计三种SOIMOSFETs(FDSOI、UTBSOI和E-S/DUTSOI)参数基础相同条件模拟FDSOI-FET典型值 30牛顿UTBSOI-FET典型值 == 5nme-S/DUTBSOI-FET典型值 == 5nm提高S/D厚度为35nm其余参数BOX厚度 前门氧化物厚度 公元前50毫米和1.4毫米
3级结果与讨论
论文中的物理模型,包括生成和重组模型、有效固有密度模型和基本移动模型都为 特征bFDSOIFETs移动模型中包括用药依赖模型和高场饱和模型(电子速度饱和模型),以流体运动Canali模型为基础。除模型使用 模拟,本地载体依赖温度分解模型附于生成和重组模型上,跨场依赖模型附于基本移动模型上,流体动模型用数值模拟 特征bFDSOI-FETs18号..
对bFDSOI-FETs而言,由于单晶Si体的存在,多Si活性层在退火后可内吸模拟研究中晶体Si值与FDSOI和UTBSOI设备使用值相同大型参数比较列表如下: 电压偏差对排水管和源 线性阈电压 V 饱和阈电压 V级阈值电压使用恒定时法提取 华府A/华府m.饱和电流 )排水流 V级渗漏流 )排水流 V和 V级DIBL差分 并 .以调整 并优化 倾斜聚变电极屏障选择为0.45eV,因为这是多边-Siextrisc Fermi级与Si内在Fermi级之差18号..
图2显示有门长的bFDSOI和SOIMOSFETs表层潜在图 m.图中显示2,bFDSOI-FETs的潜力没有重大变化 增加值,但发现潜力稍有变化然而,FDSOIMOSFET(绿线)仍显示因单极经济圈而增加这就意味着厚FD机制无法有效处理DIBL问题检验结果确认流出偏差对流水流的影响已经减少分片加载Si机构帮助抑制SCEs,导致子阈值推移提高并下降 .不幸地 S/D区域比信道区域似乎下降,结果效果较小 流出通道区域这并不是比较设计固有设备属性的理想条件原因是我们没有优化本研究中的S/D工程性能,使特征高度依赖源/排寄生虫抗药性然而,本研究的确预测设备缩放总趋势图3显示门长FETs传输特征 m.自闭自闭Si体BFDSOI-FETs显示DIBL受抑制并子阈值滚动得到改进微薄S/D和缓存S/DbDSOIFET显示的结果与UTBSOIFET和E-S/DUTBSOIFET相似-此外,这些结果都优于FDSOIFETUTBSOI-FET或E-S/DUTBSOI-FET中底值泄漏流FDSOI-FET显示最高 转导性 图中4)很难用厚体结构来缓解单证委对特定MOS设备而言,转导量与流水源电流平方根成比例 [19号..表示需要引入厚S/D区域SOI减少序列抗药性单靠厚S/D结构无法有效减少SCEs注意图中5BFDSOI-FETsDIBL小得多FDSOI-FET并图5显示门长度缩小后,薄S/DFDSOI-FET特征略优于停机S/DFDSOI-FET,因为薄S/D结构拥有有效抑制SCE方法i-fETs中任何一个都可减轻使用超丁信道控制单价计算器未来纳米设备的要求
图6显示 对比体 MOSFET不同关口长度BFDSOI-FETs显示低点 对比FDSOI-FET应当指出FDSOI-FET显示最高 晶体管间上文讨论过,单厚S/D结构无法有效减少源排水溢漏,导致增加 .一方面,UTBSOI-FET实现最小 主要是因为超丁S/D结构抑制冲穿并减少泄漏流超丁S/D结构还允许UTBSOI-FET更好地控制SCEs3通过减少收费分享效果UTBSOIFET穷 高序列阻抗 由超thinS/D区域e-S/DUTBSOI-FET案例,由于非优化S/D doping(因为我们使用相同的过程条件和参数构造除各自独有结构外所有设备),这导致所有5个晶体管中最长通道长度和穷者 获取 。正因如此E-S/DUTBSOI-FET显示比UTBSOI-FET流出流值更好的子阈值滚动并下降,图中也显示3小型DIBL网门缩放图5.长通道通向小通道流转图4.两种FDSOI-FET都与UTBSOI-FET相似结果这是因为加厚Si机体和分块氧化物综合应用FDSOIMOSFET使用最小化电荷分享效果
图7显示S/D序列抗药性 )不同晶体管提取 V和 V[20码..与薄S/DbDSOI-FET和UTBSOI-FET相比,停机S/DbDSOI-FET和FDSOI-FET都很低 因为他们厚S/D区域此外,由于提高S/D机制,E-S/DUTBSOI-FET显示相似 对比停机S/DbFDSOI-FET我们还认为,由于停工S/D制程,bFDSOI-FET可得到相对较低的 e-S/DUTBSOI-FET换句话说,连接深度对两种设备都不同可能是原因 S/DbFSOI-FET相对小低点 SOI高性能应用设备宜使用,但超thinS/D区域难实现低 .FDSOI-FET显示最低 晶体管中很难减少二维码单片系统和其他单片元件数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组数组S/DbDSOI-FET合并应用 和DIBL薄S/DbDSOI-FET很难减少 因为它稀疏S/D区域,但这些区域薄化很容易减少DIBL反之,E-S/DUTBSOI-FET显示小 对比UTBSOIFET米勒电容是高频应用最重要的问题
子阈值滚动 MOSFETs按门长函数显示于图8.BFDSOI-FET的子阈值推移提高并更好 与FDSOI-FET相比滚动最新趋势显示SOIFETs限制设备性能本身,因为改善子阈值秋千需要10纳米以下统一胶片厚度21号,22号..简言之,SOI设备需符合规则 [23号..FDSOI设计使用块状氧化物可减轻单片超丁Si的要求,从而使bFDSOI-FET特征化,如UTBSOI-FET特征化,有或无E-S/D机制化,即使总体厚度(包括单晶Si体和多西薄膜后沉入bFDSOI-FETs)为35Nm
(a)
(b)
SOI晶体管关键问题之一是自热效果,因为SOI装置可靠性受热不稳定严重影响调查shes对设备结构的影响 各种门到源多压电 )应用到设备上带 V薄S/DbDSOI-FET仍然显示抑制SHE的良好行为反之,FDSOI、UTBSOI和E-S/DUTBSOI设备遭受严重热效应,因为在输出曲线中观察到自热诱发负差分导九九.撰文者还发现35纳米厚体bDSOI结构可帮助晶体管承受通道产生的更多热量FDSOI体比UTBSOI体厚,高排水流也增加热能并最终减少流水 时FDSOI进饱和区悬浮bFDSOI-FET水流比薄S/DbDSOI-FET高,自热诱导NDC在输出曲线中也可见S/DbFSOI-FET因体积稠密仍比SOI设备提供更好的自热豁免此外,由于bFDSOI设备电流比UTBSOI低,自热不占主导地位排水流足够高,自热对bFDSOI-FETs来说仍然是一个大问题,UTBSOI设备就是这样但由于体积稠密和分片氧化法,可排除要求统一UTB结构抑制单片计算器放松UTB应用技术要求此外,供电电压最终会下降,以减少IC电路耗电量因此,bFDSOI-FETs热不稳定性可以通过选择低电量来减少(即, )
低排水偏差自热无关紧要因此NDC输出特征中没有明显可见流水晶体管控制得越好 输出阻抗度越高 晶体管拥有正因如此UTBSOI有或无E-S/D结构可产生更高 对比FDSOI系统因大排水流 FDSOI和停机bFDSOI设备显示大 比起其他晶体管比较增压增益 USSOI带或无E-S/D设备可产生比FDSOI高电压增益 低点这是因为穷短道行为导致小 FDSOI输出曲线显示带或带分片氧化法如果自热居主导地位,主要由于NDC现象而导致负值比较则不公道 .
图10显示电子温度沿MOSSFETs通道面并长门 m.对bFDSOI-FETs而言,热稳定可加厚体改善,从而降低通道电子温度s/D结构单显示极值子阈值特征,SHEs将特别成为SOI晶体管的严重问题,因为SHEs很可能阻塞SOIMOSFET应用高性能CMOS值得指出的是,高温电子拥有高运输、旋转和振荡能将增加光驱散和表面散射概率,从而增加热抗药性并加重自热与SOI基晶体管形成对比的是,bFDSOI-FETs可减轻对单片超丁控制单片的要求,从而提高设备可靠性热导波振荡bFDSOI-FETsFDSOI体厚比UTBSOI厚,但更高 并产生更多热能并最终严重削弱载波移动性
模拟结果文件建议,应在bFDSOI-FET设备中引进金属门素和高k二电使用金属门允许 即使是轻度倾覆超音量体也要优化此外,金属门使用高k二电时允许 / 比率有待改进24码,25码..这是因为金属门工作函数帮助晶体管调整 高k二维电量也能松绑超通门氧化物需求,以减少门通漏流
由bFDSOI-FET处理的两个重要问题如下:(1)多边Si质量和(2)非自结盟进程FDSOI-FETs使用Si胶片比较与FD和UTBSOI设备使用相同BFDSOI-FETs运动实际上受多西胶片影响由bFDSOI-FETs中声波引起的云布分布可因厚体而减少,但多西系统质量差也导致运动性下降现描述提高多西质量的一些方法一般来说,通过离子植入S/D区域后,相信多西可内吸系统化,因为多西直接连接单晶体Si高级内存技术也可以应用到bFDSOI进程上,提高多边-Si质量另一关键题是bFDSOIFETs使用非自结盟进程自联技术并不适用于bFDSOI-FETs误差问题将限制bFDSOI-FETs性能所有这些问题,包括多西信道质量和bFDSOI-FETs自联问题,将在今后研究工作中处理。
4级结论
论文中新平面FDSOI混合聚亚BFDSOI-FET安装西体侧墙块氧化物,帮助改进对SCE的控制而无需UTSOI统一结构二维(2D)模拟结果显示,作者发现bFDSOI-FETs特征 与FDSOI-FET相比滚动行为相似UTBSOI-FET 带流生成理想设备特征BFDSOI-FETs短道属性比UTBSOI-FETs差一点,结果可以接受两种bFDSOI-FETs也因其厚体而显示低通道温度应当指出,这一厚体,包括单晶Si体和后存聚Si薄膜,被用来容留与UTBSOI-FET相比通道生成的大量热量其结果,bFDSOI-FETs热稳定性可以通过减少拉结原子散射而提高与UTBSOI-FET相比,BFDSOI-FET排除厚度要求10nm和统一超丁薄膜,以减少分荷效果而不增加自热发现bFDSOI-FET提高SOICMOS设备可靠性并在一定程度上放松潜在应用关键技术需求