ty -jour a2 -Boluda，Jose A. Au -Zhou，Yuzhi au -Jin，Xi Au -Wang，Tianqi PY -2020 DA -2020/08/17 TI- FPGA实施A实时路径计划SP -8896386 VL -2020 AB-传统a * 由于大量迭代操作来计算评估功能并对开放列表进行排序，因此算法耗时。为了实现实时路径计划性能，硬件加速器的架构称为 * 加速器已在现场可编程门数组（FPGA）中设计和实现。引入了专门设计的8端口缓存和开放列表阵列，以解决计算瓶颈。Xilinx Kintex-7 FPGA实现了片上的系统（SOC）设计以评估 * 加速器。实验表明，硬件加速器相对于软件实现实现了37-75倍的性能增强。它适用于实时路径规划应用程序。SN -1687-7195 UR -https：//doi.org/10.1155/2020/8896386 do -10.1155/2020/8896386 JF-国际可重构计算杂志PB- Hindawi KW -er -er- er- er- er- er- er- er- er- er-